Tayvan merkezli fason üretim devi TSMC, bu hafta Santa Clara’da düzenlenen şirketin Kuzey Amerika Teknoloji Sempozyumu 2024’te yarı iletken proses, gelişmiş paketleme ve 3D çip teknolojisindeki en son ilerlemelerini açıkladı.
Etkinliğin ana konusu, yol haritasındaki bir sonraki yarı iletken proses teknolojisi olan A16 idi. TSMC, bunun 2026 yılında üretilmesinin planlandığını ve bundan elde edilen silikonun, gelecek yıl üretime başlaması nedeniyle şirketin 2nm teknolojisinin rafine edilmiş bir versiyonu olan N2P sürecine göre yüzde 8-10 oranında bir hız artışı sağlayacağını söyledi.
A16’nın 1,6 nm’lik bir işlem düğümü olduğu bildirildi, ancak TSMC bunu ilk başta açıkça tanımlamadı. Şirket A’nın angstrom anlamına geldiğini ve 1 nm’de 10 angstrom olduğundan A16’nın bu nedenle 1,6 nm’lik bir süreç olduğunu söyledi; ancak TSMC bundan bu şekilde söz etmiyor.
TSMC, A16’nın 2nm’de tanıtılacak olan nanosheet transistör tasarımını Super Power Rail teknolojisiyle birleştireceğini açıkladı. İkincisi, şirketin, transistörlere güç taşıyan izlerin daha fazla sinyal yoluna yer açmak için silikonun arka tarafına taşındığı, sevimli bir şekilde adlandırılan arka taraf güç mimarisinin uygulamasıdır. Intel geçen yıl bu tekniğin kullanıldığını açıklamıştı.
TSMC, bunun ön taraftaki yönlendirmeyi sinyallere ayırarak gelişmiş mantık yoğunluğu ve performans sunacağını ve A16’yı karmaşık sinyal yollarına ve yoğun güç dağıtım ağlarına sahip HPC ürünleri için ideal hale getireceğini söyledi.
Reuters’in haberine göre TSMC, A16 prosesiyle çip üretmek için ASML’nin en yeni High NA EUV fotolitografi makinelerine ihtiyaç duymadığını belirtti. Sektördeki bazı kişiler, Intel’in TSMC’den bir adım önde olabileceğini çünkü bunlardan birini alan ilk çip üreticisi olduğunu öne sürmüştü.
Şirketin yakında çıkacak olan N2 2nm süreç düğümü için TSMC, NanoFlex adını verdiği bir tasarım optimizasyon tekniğini duyurdu. Bu, çip tasarımcılarına standart hücre yapı bloklarında esneklik sağlar ve uygulamaları için en iyi güç, performans ve alan değiş tokuşlarını elde etmek üzere daha fazla güç verimliliği için kısa hücrelerin ve maksimum performans için uzun hücrelerin bir kombinasyonunu ayarlamalarına olanak tanır.
Yarı iletken supremo ayrıca 4nm işlem teknolojisini N4C ile güncelledi. TSMC’nin iddiasına göre bu; popüler N4P süreciyle uyumlu, ancak “değer seviyesi” ürünler için kalıp maliyetinde yüzde 8,5’lik bir azalma sağlayacak, alanı verimli kullanan tasarım kuralları ekliyor. Bunun 2025 yılında seri üretime geçmesi planlanıyor.
Paketleme teknolojisinde TSMC, ilk Gofret Üzerinde Sistem (SoW) teklifinin halihazırda üretimde olduğunu açıkladı. Bu, 300 mm’lik levha üzerindeki çok sayıda kalıbın tek bir sistem oluşturmasına olanak tanıyarak çok daha az yer kaplarken bilgi işlem gücünü artırır.
Şirket, 2027 için planlanan Chip-on-Wafer versiyonunun, Chip-on-Wafer-on-Substrate (CoWoS) teknolojisini kullanacağını belirtti ve bu teknolojinin Yüksek Bant Genişliği Belleği (HBM) ve diğer bileşenlerin entegrasyonunu mümkün kılacağını, böylece hesaplama gücü açısından bir bütün veri merkezi sunucu rafına eşdeğer güçlü bir yonga düzeyi sistemi oluşturacağını iddia etti.
TSMC ayrıca yüksek hızlı ara bağlantılar için Kompakt Evrensel Fotonik Motor (COUPE) teknolojisi geliştirdiğini belirterek, yapay zekanın buna ihtiyaç duyacak bir uygulama olduğunu belirtti. Teknoloji, fotonik kalıbın üzerine elektrikli bir kalıbı monte etmek için çip istiflemeyi kullanacak ve şirket, 2025 yılında COUPE’yi küçük form faktörlü takılabilir modüller için nitelendirmeyi ve ardından ertesi yıl CoWoS ambalajına entegrasyonu planlıyor.
TSMC, bu ayın başında 2024’ün ilk çeyreğine ilişkin gelirinin beklentileri aşarak yıllık bazda arttığını bildirdi ve yapay zeka özellikli bilgisayarlara ve veri merkezi kitine olan talebin, bu yıl ürettiği silikon satışlarını artıracağını tahmin ettiğini söyledi.
